advbj

  • 2019-11-21
  • 发表了主题帖: 魏少军说本土IC中考合格,本土IC设计产业收入破3000亿

    本土IC设计产业收入破3000亿!魏少军说本土IC中考合格       今天,本土集成电路领域的最大盛会---2019中国(南京)ICCAD在南京国际博览会议中心盛大开幕,有近3000人报名参会,本次年会以“构建芯生态,共圆芯梦想”为主题,深入探讨了集成电路产业,特别是集成电路设计业面临的机遇和挑战,如何提升创新能力,增强中国集成电路产业链的综合能力,以满足市场的需求和提高国际竞争力。         南京市江北新区管委会副主任陈潺嵋女士主持了大会。中国半导体行业协会集成电路设计分会理事长魏少军教授发表了《持续为客户创造价值》的演讲,在这个演讲中他全面分析了中国IC设计产业2019年发展格局。以下是他的演讲实录和主要亮点。 1、本次统计结果显示,全国共有1780家设计企业,比去年的1698家多了82家,数量增长了4.8%,除了北京、上海、深圳等传统设计企业聚集地外,无锡、杭州、西安、成都、南京、苏州、合肥等城市的设计企业数量都超过100家。   2、设计产业销售情况 2019年全行业销售预计为3084.9亿元,第一次跨过3000亿元,比2018年的2577.0亿元增长19.7%,增速比上年的32.4%下降了12.7个百分点。按照美元与人民币1:7的兑换率,全年销售约为440.7亿美元,预计在全球集成电路产品销售收入中的占比将第一次超过10%。   3、区域来看珠三角、长三角地区均超过1000亿元。   4、统计显示,2019年,除了香港和大连外,其它城市的设计业都录得正增长。排在第一名的深圳设计增速最高,增速如下:深圳44.8%、第二名上海市增41.7%武汉 33.2%西安 33.1%无锡 22.7%成都 22.6%济南 20.8%、合肥 19.9%。   5、设计规模最大的城市排名,深圳、上海和北京继续把持设计业规模前三位。第一名深圳继续保持了龙头老大地位,首次超过1000亿; 上海再次替换北京成为第二名;继2018年杭州和无锡的设计业销售超过100亿元人民币,今年西安的设计业销售也超过了100亿元人民币。这10个城市的产业规模之和达到2931.1亿元,占全行业的比重为95.0%,比2017年的90.3%提升了4.7个百分点。   6、十大集成电路设计企业排名如下,第一名是852亿!分布情况是:珠江三角洲地区有3家,长江三角洲地区有4家,京津环渤海地区有3家。进入10大设计企业榜单的门槛提高到48亿元,比去年的30亿元,大幅提高了18亿元十大企业的销售之和为1558.0亿元,占全行业产业规模的比例为50.1%,比上年的40.21%提升了9.9个百分点,是近年来提升最大的一次。十大设计企业自身的增长率达到46.6%。   7、销售过亿的企业增长情况--2019年预计有238家企业的销售超过1亿元人民币,比2018 的208家增加30家,增长14.4%。这238家销售过亿元人民币的企业销售总和达到2337.6亿元,比上年2057.6亿元增加了280亿元,占全行业销售总和的比例)75.8%,与上年的79.9%相比下降了4.1个百分点。   8、按销售额统计情况: 有238家比2018年有提高,长三角地区有107家企业销售过亿。   9、设计企业人员状况--人数超过1000人的企业达到18家,与去年持平;人员规模500-1000人的企业有33家,比上年增加12家;人员规模100500人B153家,比上年增加27家。但占总数88.5%的企业是人数少于100人的小微企业,共1576家,与上年多了43家。2019年我国芯片设计业的从业人员规模与2018年相比预计明显增长,大约为16万人,对应的人均产值为192.8万元人币,约合27.5万美元,人均劳动生产率继续提升。   10、产品领域分布情况--在通信、智能卡、计算机、导航和消费电子等5个领域,企业数量在增加;多媒体、模拟和功率领域的企业数量在减少。从事通信芯片设计的企业从2018年的307家增加到403家,对应的销售总和提升了7.8%,达到1128.2亿元;智能卡企业从上年的71家增加到102家,销售提升24.6%,达到172.1亿元;从事计算机芯片设计的企业数量从去年109家增加到140家,销售提升了16.9%,达到420.3亿元;11、从产品分布来看,从事多媒体的企业从去年的75家减少至55家,销售总和下降了17.3个百分点,大156.3亿元;从事导航芯片研发的企业数量从28家增加到41家,销售总和大幅提升了157.4%,为14.7亿元;模拟电路的企业数量从210家下降到102家,销售下降了7.4%,为131.2亿元;从事功率器件业务的企业从115家减少到89家,销售总和反而提升了23.5%,为97.8亿元;消费类电子的企业数量从783家增加到847家,销售增长55.6%,达960.3亿元,继续保持了2018年的增长势头。   12、从销售分类来看,2019年,十大设计企业销售总和占全行业销售总和的比例首次超过50%,扭转了之前一直下降的局面。三家最大通信芯片企业的销售之和超过1000亿元,与该领域销售之和1128.2亿元的88.7%;在多媒体领域,一家企业就占据了57.6%的份额。随着产业集中度的稳步提高,之前小、散、弱的局面将迎来转机,芯片设计业一群小舢板,缺少航母编队的情况将出现积极变化。我们完全可以期待中国集成电路设计业拥有若干支航母舰队的状况将在不久的将来出现。   13、取得的成绩-- 2019年,中国集成电路设计业的发展尽管遇到不少困难,但总体上延续了这些年的良好态势,一批高端通用芯片取得突破的同时,中低端芯片的竞争力不断提升。在中低端集成电路领域,国内企业的竞争力已经大幅提升,有效抑制了进口需求。国产CPU等高端芯片在专用市场取得较好成绩,部分国产CPU已经开始走出专用市场,尝试进入公开市场参与竞争。中国芯片设计业一方面感受到压力,另外一方面也获得了难得的发展机遇。一些国产高端通用芯片从之前的无人问津,到现在的炙手可热。   14、关于企业并购和资本市场--2017年以来,受美国政府收紧中国资本收购美企审批的影响,对外并购基本停滞。但国内资本市场出现了我们盼望已久的全面放开局面。今年以来,已有博通集成登录主板,卓胜微电子登录创业板,澜起科技和晶晨股份登录创业板等。不仅国内资本市场为芯片设计企业IPO打开大门,同时也积极支持国内企业的并购。近期,韦尔股份成功并购豪威科技,君正微电子成功并购北京砂成半导体。随着国家集成电路产业投资基金的积极布局和企业家朋友们多年来的打拼积累,在未来会有更多的设计企业登陆资本市场,或实现重组。   15、设计存在的挑战--我国芯片设计业尚不能满足市场的需求。"需求旺盛供给不足"依然是当前面临的根本矛盾。我国广大的集成电路设计企业的技术进步还很有限。依靠工艺和EDA工具的进步实现产品升级换代的现象尚无改观 。 虽然近年来在人工智能芯片领域我们有了一些进步,但是如果仔细审视我们在人工智能芯片领域的成绩,就不难发现我们的成绩还是非常初步的,并不能保证在未来的竞争中一定能够取胜。专用市场的体量有限及应用的特殊性,对产品的成长,特别是对提升产品在通用市场的竞争力的作用有限。 构建安全的供应链已经成为不少企业的共识,为集成电路设计业带来了难得的发展机遇,另外一方面也对更高的要求。   16、本土IC五点思考       魏少军教授指出根据规划,本土IC设计企业要在2021年实现3500亿元收入,目前看来今年我们以3084.9亿元的业绩交出了一份不错的答卷, "期中考式合格" 。完全有信心一定可以超额完成规划纲为设计业确定的发展目标。 不确定性是当前国际形势的一个重要的标志,不可避免地会给集成电路产业带来影响。我们一方面要有底线思维,做好各种可能的预案,防范于未然。集成电路设计业也要建立安全的供应链。 抓住第五代移动通信带来的发展契机,努力拼搏,为设计业再上一个新台阶而奋斗。设计业的发展需要全社会的关注,不仅有高校的人才培养,有消费者的鼎力支持,更离不开政府的扶持和帮助。真诚地希望各地政府在发展集成电路产业的时候守好初心,防止“好心办坏事设计业最需要开放合作。        我们今天的发展确实受到一定的困扰但这不是因为我们开放而造成的,我们更担心的是在打破封锁旗号下的自我封闭、在安全口号下的关门发展。

  • 2019-11-19
  • 发表了主题帖: 芯片开封经验

    开封decap Decap即开封,也称开盖,开帽,指给完整封装的IC做局部腐蚀,使得IC可以暴露出来,同时保持芯片功能的完整无损, 保持 die, bond pads, bond wires乃至lead-不受损伤, 为下一步芯片失效分析实验做准备,方便观察或做其他测试(如FIB,EMMI),Decap后功能正常。 去封范围:普通封装 COB、BGA、QFP、 QFN、SOT、TO、 DIP、BGA、COB 陶瓷、金属等其它特殊封装。      一般的有化学(Chemical)开封、机械(Mechanical)开封、激光(Laser)开封、Plasma Decap   Decap实验室可以处理几乎所有的IC封装形式(COB.QFP.DIP SOT 等)、打线类型(Au Cu Ag)。   高分子的树脂体在热的浓硝酸(98%)或浓硫酸作用下,被腐去变成易溶于丙酮的低分子化合物,在超声作用下,低分子化合物被清洗掉,从而露出芯片表层。   开封方法一:取一块不锈钢板,上铺一层薄薄的黄沙(也可不加沙产品直接在钢板上加热),放在电炉上加热,砂温要达100-150度,将产品放在砂子上,芯片正面方向向上,用吸管吸取少量的发烟硝酸(浓度>98%)。滴在产品表面,这时树脂表面起化学反应,且冒出气泡,待反应稍止再滴,这样连滴5-10滴后,用镊子夹住,放入盛有丙酮的烧杯中,在超声机中清洗2-5分钟后,取出再滴,如此反复,直到露出芯片为止,最后必须以干净的丙酮反复清洗确保芯片表面无残留物。   开封方法二: 将所有产品一次性放入98%的浓硫酸中煮沸。这种方法对于量多且只要看芯片是否破裂的情况较合适。缺点是操作较危险。要掌握要领。   开封注意点: 所有一切操作均应在通风柜中进行,且要戴好防酸手套。 产品开帽越到最后越要少滴酸,勤清洗,以避免过腐蚀。 清洗过程中注意镊子勿碰到金丝和芯片表面,以免擦伤芯片和金丝。 根据产品或分析要求有的开帽后要露出芯片下面的导电胶.,或者第二点. 另外,有的情况下要将已开帽产品按排重测。此时应首先放在80倍显微镜下观察芯片上金丝是否断,塌丝,如无则用刀片刮去管脚上黑膜后送测。 注意控制开帽温度不要太高。   分析中常用酸: 浓硫酸。这里指98%的浓硫酸,它有强烈的脱水性,吸水性和氧化性。开帽时用来一次性煮大量的产品,这里利用了它的脱水性和强氧化性。 浓盐酸。指37%(V/V)的盐酸,有强烈的挥发性,氧化性。分析中用来去除芯片上的铝层。 发烟硝酸,指浓度为98%(V/V)的硝酸。用来开帽。有强烈的挥发性,氧化性,因溶有NO2而呈红褐色。 王水,指一体积浓硝酸和三体积浓盐酸的混合物。分析中用来腐金球,因它腐蚀性很强可腐蚀金。

  • 发表了日志: 芯片开封经验

  • 2019-11-12
  • 发表了主题帖: 晶圆表面各部分的名称

    晶圆表面各部分的名称如下:    (1)器件或叫芯片(Chip,die,device,circuit,microchip,bar):这是指在晶圆表面占大部分面积的微芯片掩膜。    (2)街区或锯切线(Scribe lines,saw lines,streets,avenues):在晶圆上用来分隔不同芯片之间的街区。街区通常是空白的,但有些公司在街区内放置对准靶,或测试的结构。    (3)工程试验芯片(Engineering die,test die):这些芯片与正式器件(或称电路芯片)不同。它包括特殊的器件和电路模块用于对晶圆生产工艺的电性测试。    (4)边缘芯片(Edge die):在晶圆的边缘上的一些掩膜残缺不全的芯片。由于单个芯片尺寸增大而造成的更多边缘浪费会由采用更大直径晶圆所弥补。 推动半导体工业向更大直径晶圆发展的动力之一就是为了减少边缘芯片所占的面积。    (5)晶圆的晶面(Wafer Crystal Plane):图中的剖面标明了器件下面的晶格构造。此图中显示的器件边缘与晶格构造的方向是确定的。    (6)晶圆切面/凹槽(Wafer flats/notche):图中的晶圆有主切面和副切面,表示这是一个 P 型 <100> 晶向的晶圆(参见第3章的切面代码)。300毫米晶圆都是用凹槽作为晶格导向的标识。

  • 2019-09-17
  • 发表了主题帖: 完整芯片设计流程及工具

    IC的设计过程可分为两个部分,分别为:前端设计(也称逻辑设计)和后端设计(也称物理设计),这两个部分并没有统一严格的界限,凡涉及到与工艺有关的设计可称为后端设计。 前端设计的主要流程: 1、规格制定 芯片规格,也就像功能列表一样,是客户向芯片设计公司(称为Fabless,无晶圆设计公司)提出的设计要求,包括芯片需要达到的具体功能和性能方面的要求。 2、详细设计 Fabless根据客户提出的规格要求,拿出设计解决方案和具体实现架构,划分模块功能。 3、HDL编码 使用硬件描述语言(VHDL,Verilog HDL,业界公司一般都是使用后者)将模块功能以代码来描述实现,也就是将实际的硬件电路功能通过HDL语言描述出来,形成RTL(寄存器传输级)代码。 4、仿真验证 仿真验证就是检验编码设计的正确性,检验的标准就是第一步制定的规格。看设计是否精确地满足了规格中的所有要求。规格是设计正确与否的黄金标准,一切违反,不符合规格要求的,就需要重新修改设计和编码。设计和仿真验证是反复迭代的过程,直到验证结果显示完全符合规格标准。仿真验证工具Mentor公司的Modelsim, Synopsys的VCS,还有Cadence的NC-Verilog均可以对RTL级的代码进行设计验证,该部分个人一般使用第一个-Modelsim。该部分称为前仿真,接下来逻辑部分综合之后再一次进行的仿真可称为后仿真。 5、逻辑综合――Design Compiler 仿真验证通过,进行逻辑综合。逻辑综合的结果就是把设计实现的HDL代码翻译成门级网表netlist。综合需要设定约束条件,就是你希望综合出来的电路在面积,时序等目标参数上达到的标准。逻辑综合需要基于特定的综合库,不同的库中,门电路基本标准单元(standard cell)的面积,时序参数是不一样的。所以,选用的综合库不一样,综合出来的电路在时序,面积上是有差异的。一般来说,综合完成后需要再次做仿真验证(这个也称为后仿真,之前的称为前仿真)逻辑综合工具Synopsys的Design Compiler,仿真工具选择上面的三种仿真工具均可。 6、STA Static Timing Analysis(STA),静态时序分析,这也属于验证范畴,它主要是在时序上对电路进行验证,检查电路是否存在建立时间(setup time)和保持时间(hold time)的违例(violation)。这个是数字电路基础知识,一个寄存器出现这两个时序违例时,是没有办法正确采样数据和输出数据的,所以以寄存器为基础的数字芯片功能肯定会出现问题。STA工具有Synopsys的Prime Time。 7、形式验证 这也是验证范畴,它是从功能上(STA是时序上)对综合后的网表进行验证。常用的就是等价性检查方法,以功能验证后的HDL设计为参考,对比综合后的网表功能,他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先HDL描述的电路功能。形式验证工具有Synopsys的Formality。前端设计的流程暂时写到这里。从设计程度上来讲,前端设计的结果就是得到了芯片的门级网表电路。 Backend design flow后端设计流程 : 1、DFT Design ForTest,可测性设计。芯片内部往往都自带测试电路,DFT的目的就是在设计的时候就考虑将来的测试。DFT的常见方法就是,在设计中插入扫描链,将非扫描单元(如寄存器)变为扫描单元。关于DFT,有些书上有详细介绍,对照图片就好理解一点。DFT工具Synopsys的DFT Compiler 2、布局规划(FloorPlan) 布局规划就是放置芯片的宏单元模块,在总体上确定各种功能电路的摆放位置,如IP模块,RAM,I/O引脚等等。布局规划能直接影响芯片最终的面积。工具为Synopsys的Astro 3、CTS Clock Tree Synthesis,时钟树综合,简单点说就是时钟的布线。由于时钟信号在数字芯片的全局指挥作用,它的分布应该是对称式的连到各个寄存器单元,从而使时钟从同一个时钟源到达各个寄存器时,时钟延迟差异最小。这也是为什么时钟信号需要单独布线的原因。CTS工具,Synopsys的Physical Compiler 4、布线(Place & Route) 这里的布线就是普通信号布线了,包括各种标准单元(基本逻辑门电路)之间的走线。比如我们平常听到的0.13um工艺,或者说90nm工艺,实际上就是这里金属布线可以达到的最小宽度,从微观上看就是MOS管的沟道长度。工具Synopsys的Astro 5、寄生参数提取 由于导线本身存在的电阻,相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声,串扰和反射。这些效应会产生信号完整性问题,导致信号电压波动和变化,如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证,分析信号完整性问题是非常重要的。工具Synopsys的Star-RCXT 6、版图物理验证 对完成布线的物理版图进行功能和时序上的验证,验证项目很多,如LVS(Layout Vs Schematic)验证,简单说,就是版图与逻辑综合后的门级电路图的对比验证;DRC(Design Rule Checking):设计规则检查,检查连线间距,连线宽度等是否满足工艺要求,ERC(Electrical Rule Checking):电气规则检查,检查短路和开路等电气 规则违例;等等。工具为Synopsys的Hercules实际的后端流程还包括电路功耗分析,以及随着制造工艺不断进步产生的DFM(可制造性设计)问题,在此不说了。物理版图验证完成也就是整个芯片设计阶段完成,下面的就是芯片制造了。物理版图以GDSII的文件格式交给芯片代工厂(称为Foundry)在晶圆硅片上做出实际的电路,再进行封装和测试,就得到了我们实际看见的芯片。

  • 2019-08-28
  • 发表了日志: 集成电路检测技术介绍

  • 发表了主题帖: 集成电路检测技术介绍

    CP是把坏的Die挑出来,可以减少封装和测试的成本。可以更直接的知道Wafer 的良率。FT是把坏的chip挑出来;检验封装的良率。 现在对于一般的wafer工艺,很多公司多把CP给省了;减少成本。 CP对整片Wafer的每个Die来测试 而FT则对封装好的Chip来测试。 CP  Pass 才会去封装。然后FT,确保封装后也Pass。 WAT是Wafer Acceptance Test,对专门的测试图形(test key)的测试,通过电参数来监控各步工艺是否正常和稳定; CP是wafer level的chip probing,是整个wafer工艺,包括backgrinding和backmetal(if need),对一些基本器件参数的测试,如vt(阈值电压),Rdson(导通电阻),BVdss(源漏击穿电压),Igss(栅源漏电流),Idss(漏源漏电流)等,一般测试机台的电压和功率不会很高; FT是packaged chip level的Final Test,主要是对于这个(CP passed)IC或Device芯片应用方面的测试,有些甚至是待机测试; Pass FP还不够,还需要做process qual 和product qual CP 测试对Memory来说还有一个非常重要的作用,那就是通过MRA计算出chip level 的Repair address,通过Laser Repair将CP测试中的Repairable die 修补回来,这样保证了yield和reliability两方面的提升。 CP是对wafer进行测试,检查fab厂制造的工艺水平 FT是对package进行测试,检查封装厂制造的工艺水平 对于测试项来说,有些测试项在CP时会进行测试,在FT时就不用再次进行测试了,节省了FT测试时间;但是有些测试项必须在FT时才进行测试(不同的设计公司会有不同的要求) 一般来说,CP测试的项目比较多,比较全;FT测的项目比较少,但都是关键项目,条件严格。但也有很多公司只做FT不做CP(如果FT和封装yield高的话,CP就失去意义了)。 在测试方面,CP比较难的是探针卡的制作,并行测试的干扰问题。FT相对来说简单一点。还有一点,memory测试的CP会更难,因为要做redundancy analysis,写程序很麻烦。   CP在整个制程中算是半成品测试,目的有2个,1个是监控前道工艺良率,另一个是降低后道成本(避免封装过多的坏芯片),其能够测试的项比FT要少些。最简单的一个例子,碰到大电流测试项CP肯定是不测的(探针容许的电流有限),这项只能在封装后的FT测。不过许多项CP测试后FT的时候就可以免掉不测了(可以提高效率),所以有时会觉得FT的测试项比CP少很多。 应该说WAT的测试项和CP/FT是不同的。CP不是制造(FAB)测的! 而CP的项目是从属于FT的(也就是说CP测的只会比FT少),项目完全一样的;不同的是卡的SPEC而已;因为封装都会导致参数漂移,所以CP测试SPEC收的要比FT更紧以确保最终成品FT良率。还有相当多的DH把wafer做成几个系列通用的die,在CP是通过trimming来定向确定做成其系列中的某一款,这是解决相似电路节省光刻版的较佳方案;所以除非你公司的wafer封装成device是唯()一的,且WAT良率在99%左右,才会盲封的。 据我所知盲封的DH很少很少,风险实在太大,不容易受控。 WAT:wafer level 的管芯或结构测试 CP:wafer level 的电路测试含功能 FT:device level 的电路测试含功能   CP=chip probing FT=Final Test CP 一般是在测试晶圆,封装之前看,封装后都要FT的。不过bump wafer是在装上锡球,probing后就没有FT FT是在封装之后,也叫“终测”。意思是说测试完这道就直接卖去做application。 CP用prober,probe card。FT是handler,socket CP比较常见的是room temperature=25度,FT可能一般就是75或90度 CP没有QA buy-off(质量认证、验收),FT有 CP两方面 监控工艺,所以呢,觉得probe实际属于FAB范畴 控制成本。Financial fate。我们知道FT封装和测试成本是芯片成本中比较大的一部分,所以把次品在probe中reject掉或者修复,最有利于控制成本 FT: 终测通常是测试项最多的测试了,有些客户还要求3温测试,成本也最大。 至于测试项呢, 如果测试时间很长,CP和FT又都可以测,像trim项,加在probe能显著降低时间成本,当然也要看客户要求。 关于大电流测试呢,FT多些,但是我在probe也测过十几安培的功率mosfet,一个PAD上十多个needle。 有些PAD会封装到device内部,在FT是看不到的,所以有些测试项只能在CP直接测,像功率管的GATE端漏电流测试Igss CP测试主要是挑坏die,修补die,然后保证die在基本的spec内,function well。 FT测试主要是package完成后,保证die在严格的spec内能够function。 CP的难点在于,如何在最短的时间内挑出坏die,修补die。 FT的难点在于,如何在最短的时间内,保证出厂的Unit能够完成全部的Function。

  • 2019-08-16
  • 发表了主题帖: 晶圆测试芯片测试

    晶圆测试芯片测试 一、需求目的:1、热达标;2、故障少 二、细化需求,怎么评估样品:1、设计方面;2、测试方面 三、具体到芯片设计有哪些需要关注: 1、顶层设计 2、仿真 3、热设计及功耗 4、资源利用、速率与工艺 5、覆盖率要求 6、 四、具体到测试有哪些需要关注: 1、可测试性设计 2、常规测试:晶圆级、芯片级 3、可靠性测试 4、故障与测试关系 5、   测试有效性保证; 设计保证?测试保证?筛选?可靠性? 设计指标?来源工艺水平,模块水平,覆盖率   晶圆测试:接触测试、功耗测试、输入漏电测试、输出电平测试、全面的功能测试、全面的动态参数测试、   模拟信号参数测试。 晶圆的工艺参数监测dice,     芯片测试:ATE测试项目来源,边界扫描     故障种类: 缺陷种类: 针对性测试:   性能功能测试的依据,可测试性设计:扫描路径法scan path、内建自测法BIST-built in self-test       芯片资源、速率、功耗与特征尺寸的关系; 仿真与误差, 预研阶段 顶层设计阶段 模块设计阶段 模块实现阶段 子系统仿真阶段 系统仿真,综合和版面设计前门级仿真阶段 后端版面设计 测试矢量准备 后端仿真 生产 硅片测试 顶层设计: 书写功能需求说明 顶层结构必备项 分析必选项-需要考虑技术灵活性、资源需求及开发周期 完成顶层结构设计说明 确定关键的模块(尽早开始) 确定需要的第三方IP模块 选择开发组成员 确定新的开发工具 确定开发流程/路线 讨论风险 预计硅片面积、输入/输出引脚数  开销和功耗 国软检测 芯片失效分析中心13488683602

  • 2019-08-14
  • 发表了主题帖: 硅片腐蚀抛光工艺的化学原理

     在半导体材料硅的表面清洁处理,立即博娱乐:硅片机械加工后表面损伤层的去除、直接键合硅片的减薄、硅中缺陷的化学腐蚀等方面要用到硅的化学腐蚀过程。下面讨论硅片腐蚀工艺的化学原理和抛光工艺的化学原理。   一、硅片腐蚀工艺的化学原理   硅表面的化学腐蚀一般采用湿法腐蚀,硅表面腐蚀形成随机分布的微小原电池,腐蚀电流较大,一般超过100A/cm2,但是出于对腐蚀液高纯度和减少可能金属离子污染的要求,目前主要使用氢氟酸(HF),硝酸(HNO3)混合的酸性腐蚀液,以及氢氧化钾(KOH)或氢氧化钠(NaOH)等碱性腐蚀液。现在主要用的是HNO3-HF 腐蚀液和NaOH 腐蚀液。下面分别介绍这两种腐蚀液的腐蚀化学原理和基本规律。   1.HNO3-HF 腐蚀液及腐蚀原理   通常情况下,硅的腐蚀液包括氧化剂(如HNO3)和络合剂(如HF)两部分。其配置为:浓度为70%的HNO3 和浓度为50%的HF 以体积比10~2:1,有关的化学反应如下: 3Si+4HNO3=3SiO2↓+2H2O+4NO↑   硅被氧化后形成一层致密的二氧化硅薄膜,不溶于水和硝酸,但能溶于氢氟酸,这样腐蚀过程连续不断地进行。有关的化学反应如下: SiO2+6HF=H2[SiF6]+2H2O 2.NaOH 腐蚀液   在氢氧化钠化学腐蚀时,采用10%~30%的氢氧化钠水溶液,温度为 80~90℃,将硅片浸入腐蚀液中,腐蚀的化学方程式为 Si+H2O+2 NaOH =Na2SiO3+2H2↑   对于太阳电池所用的硅片化学腐蚀,从成本控制,环境保护和操作方便等因素出发,一般用氢氧化钠腐蚀液腐蚀深度要超过硅片机械损伤层的厚度,约为20~30um。    二、 抛光工艺的化学原理   抛光分为两种:机械抛光和化学抛光,机械抛光速度慢,成本高,而且容易产生有晶体缺陷的表面。现在一般采用化学-机械抛光工艺,例如铜离子抛光、铬离子抛光和二氧化硅-氢氧化钠抛光等。 1. 铜离子抛光   铜离子抛光液由氯化铜、氟化铵和水,一般以质量比60:26:1000 组成,调节PH=5.8 左右,或者以质量比80:102.8:1000,其反应原理如下: Si+2CuCl2+6NH4F=(NH4)2[SiF6]+4NH4Cl+2Cu       铜离子抛光一般在酸性(pH 为5~6)条件下进行,当pH﹥7 时,反应终止,这是因为pH=7 时铜离子与氨分子生成了稳定的络合物-铜氨络离子,这时铜离子大大减少,抛光作用停止了。抛光反应速度很快,为防止发生腐蚀,取片时不能在表面残留抛光液,应立即进行水抛,也可以在取片前进行稀硝酸漂洗,可以再洗一次,防止铜离子污染。   2.铬离子抛光铬离子抛光液由三氧化二铬、重铬酸铵和水一般以质量比1:3:100 组成,其反应原理如下: 3Si+2Cr2O72-+28H+=3Si4++4Cr3++14H2O       三氧化二铬不溶于水,对硅表面进行研磨,重铬酸铵能不断地对硅表面进行氧化腐蚀,与三氧化二铬的机械研磨作用相结合,进行抛光。   3.二氧化硅-氢氧化钠抛光法二氧化硅-氢氧化钠抛光配置方法有三种:   (1)将三氯氢硅或四氯化硅液体用氮气携带通入到氢氧化钠溶液中,产生的沉淀在母液中静置,然后把上面的悬浮液轻轻倒出,并调节pH 值为9.5~11。其反应如下: SiCl4+4NaOH=SiO2↓+4NaCl+2H2O   SiHCl3+3NaOH=SiO2↓+3NaCl+H2O +H2↑       (2)也可以利用制备多晶硅的尾气或硅外延生长时的废气生产二氧化硅微粒。反应如下: SiCl4+4H2O=H2SiO3↓+4HCl H2SiO3=SiO2+H2O     (3)用工业二氧化硅粉和水以质量比为150:1000 配置,并用氢氧化钠调节pH 值为9.5~11。抛光液的pH 值为9.5~11 范围内,pH 值过低,抛光很慢,PH 值过高产生较强的腐蚀作用,硅片表面出现腐蚀坑。  

  • 2019-08-12
  • 发表了主题帖: 国软检测X-ray(无损检测X光)服务

    国软检测X-ray(无损检测X光)服务 科技回报社会,为感谢社会各界对我中心的支持和信任,国软检测X-ray(X光无损检测)已经安转调试并试运营一段时间,目前正式对外服务。   X-ray是什么? X-ray是利用阴极射线管产生高能量电子与金属靶撞击,在撞击过程中,因电子突然减速,其损失的动能会以X-Ray形式放出。而对于样品无法以外观方式观测的位置,利用X-Ray穿透不同密度物质后其光强度的变化,产生的对比效果可形成影像,即可显示出待测物的内部结构,进而可在不破坏待测物的情况下观察待测物内部有问题的区域。   X-ray能做什么事? 高精度X-ray是无损检测重要方法,失效分析常用方式,主用应用领域有: 1. 观测DIP、SOP、QFP、QFN、BGA、Flipchip等不同封装 的半导体、电阻、电容等电子元器件以及小型PCB印刷电路板 观测器件内部芯片大小、数量、叠die、绑线情况 观测芯片crack、点胶不均、断线、搭线、内部气泡等封装 缺陷,以及焊锡球冷焊、虚焊等焊接缺陷 X-ray(X光无损检测)招募范围: 境内外企事业单位,团体,个人均可报名参加。 产品研发,样品试制,失效分析,过程监控和大批量产品观测。   X-ray(X光无损检测)招募要求: 方案完整,清晰,明确。写清样品情况,数量,测试要求。 用户收到测试好样品后,两个工作日内测试样品功能,邮件反馈测试效果。   X-ray(X光无损检测)招募时间: 2019年8月12日-2019年12月20日。 样品以收到时间为准,方案以邮件时间为准。   X-ray(X光无损检测)注意事项: 受样品本身,方案,设备,操作,经验,运输,时效等多方面因素影响,X-ray不保证每个方案都能找到原因,对结果要求苛刻的用户请不要参与。 X-ray(X光无损检测)所需周期一个工作日左右。测试完成的方案会第一时间反馈给用户,并安排快递送回样品。 检测费用2D X-ray 500/小时;3D X-ray 1350/小时税率6%(开增值税专用发票或增值税普通发票)   实验室介绍: 北京软件产品质量检测检验中心(简称:北软检测)成立于2002 年7月,是经北京市编办批准,由北京市科学技术委员会和北京市质量技术监督局联合成立的事业单位。2004年1月,国家质量监督检验检疫总局批准在北软检测基础上筹建国家应用软件产品质量监督检验中心(简称:国软检测),2004年10月国软检测通过验收并正式获得授权,成为我国第一个国家级的软件产品质量监督检验机构。       中心依据国际标准 ISO/IEC 17025:2005《检测和校准实验室能力认可准则》和ISO 9001:2015《质量管理体系要求》建立了严谨的质量体系,拥有一流的软件测试平台,2600平方米的测试场地,1000多台套的测试设备和上百人的专业测试工程师队伍。目前具有资质认定计量认证(CMA)、资质认定授权证书(CAL)、实验室认可证书(CNAS)、检验机构认可证书(CNAS)、信息安全风险评估服务资质认证证书(CCRC),信息安全等级保护测评机构(DJCP)、ISO 9001:2015质量管理体系认证、ISO/IEC 27001:2013信息安全管理体系认证等各种资质。        智能产品检测实验室于2015年底实施运营,能够依据国际、国内和行业标准实施检测工作,开展从底层芯片到实际产品,从物理到逻辑全面的检测工作,提供芯片预处理、侧信道攻击、光攻击、侵入式攻击、环境、电压毛刺攻击、电磁注入、放射线注入、物理安全、逻辑安全、功能、兼容性和多点激光注入等安全检测服务,同时可开展模拟重现智能产品失效的现象,找出失效原因的失效分析检测服务,主要包括点针工作站(Probe Station)、反应离子刻蚀(RIE)、微漏电侦测系统(EMMI)、X-Ray检测,缺陷切割观察系统(X-ray系统)等检测试验。实现对智能产品质量的评估及分析,为智能装备产品的芯片、嵌入式软件以及应用提供质量保证。   参与方式: 送样,快递均可。   联系方式: 国家应用软件产品质量监督检验中心  北京软件产品质量检测检验中心 智能产品检测部 赵工 010-82825511-728 13488683602 zhaojh@bsw.net.cn 北京市海淀区东北旺西路8号中关村软件园3A楼

  • 2019-07-01
  • 发表了日志: 免费FIB测试

  • 2019-02-27
  • 发表了主题帖: 失效分析Decap开封类型及原理

    失效分析Decap开封类型及原理 探针台

  • 2019-02-25
  • 发表了日志: 芯片漏电定位方法科普

  • 发表了主题帖: 芯片漏电定位方法科普

    芯片漏电定位方法科普, http://www.458.8994400.com/users/929912/113683166a154026a0ef6d668d444818.jpg?meipian-watermark/bucket/ivwen/key/dXNlcnMvOTI5OTEyLzExMzY4MzE2NmExNTQwMjZhMGVmNmQ2NjhkNDQ0ODE4LmpwZw==/nickname/QUHmjqLpkojlj7A=/userid/OTI5OTEy/sign/8f4ac0891e3ba448cf27a4afd2460ad4%7cimageView2/2/w/750/h/1400/interlace/0/q/80 芯片漏电是失效分析案例中最常见的,找到漏电位置是查明失效原因的前提,液晶漏电定位、EMMI(CCD\InGaAs)、激光诱导等手段是工程人员经常采用的手段。多年来,在中国半导体产业有个误区,认为激光诱导手段就是OBRICH。今日小编为大家科普一下激光诱导(laser scan Microscope).      目前激光诱导功能在业内普遍被采用的有三种方法,这三种方法分别被申请了专利(日本OBRICH、美国TIVA、新加坡VBA)。国内大多数人认为只有OBRICH才是激光诱导,其实TIVA和VBA和OBRICH是同等的技术。三种技术都是利用激光扫描芯片表面的情况下,侦测出哪个位置的阻抗有较明显变化,这个位置就可能是漏电位置。侦测阻抗变化就是用电压和电流来反映,下面是三个技术原理:                   1、OBRICH和TIVA http://www.843.4567633.com/users/929912/7c8ec60bf8514659b6b66bc822f110ed.jpg?meipian-watermark/bucket/ivwen/key/dXNlcnMvOTI5OTEyLzdjOGVjNjBiZjg1MTQ2NTliNmI2NmJjODIyZjExMGVkLmpwZw==/nickname/QUHmjqLpkojlj7A=/userid/OTI5OTEy/sign/8f4ac0891e3ba448cf27a4afd2460ad4%7cimageView2/2/w/750/h/1400/interlace/0/q/80 如上图是一个器件的漏电回路,R1代表漏电点的阻抗,I1代表回路电流,V1代表回路上的电压,R2是串联在回路中的一个负载,V2是R2两端的电压。 OBRICH;给器件回路加上一个电压V1,然后让激光在芯片表面进行扫描,同时监测V2的变化(V2/R2=I1,其实也是监测I1的变化),这样大家可以看出来了,VBA其实就是OBRICH,只是合理回避了NEC专利。 http://www.sg633.com/307/users/929912/57077cd2f67e4997bc36798664d0fffe.jpg?meipian-watermark/bucket/ivwen/key/dXNlcnMvOTI5OTEyLzU3MDc3Y2QyZjY3ZTQ5OTdiYzM2Nzk4NjY0ZDBmZmZlLmpwZw==/nickname/QUHmjqLpkojlj7A=/userid/OTI5OTEy/sign/8f4ac0891e3ba448cf27a4afd2460ad4%7cimageView2/2/w/750/h/1400/interlace/0/q/80 资料为经验总结,不合适的地方欢迎大家指导交流

  • 2019-02-20
  • 发表了主题帖: 招聘失效分析设备销售工程师,销售经理

    公司因业务发展需要,特招以下人员 业务经理3名 工作地点:上海、北京、深圳、西南地区(成都、重庆) 各1名 薪资待遇:底薪1万以上,奖金和业绩挂钩。 要求如下: 1、 年龄28~36岁, 性别:不限。 2、 大专以上学历,微电子、计算机、国际贸易等专业。 3、 体貌端正、思维敏捷,具备良好的社交口才,身高1.6m以上。 4、 有在半导体行业、高校研究所行业从事业务工作3年以上经验,熟悉中国半导体行业或者芯片相关的研究所客户。 5、 有上进心、耐压力强、可以与企业共发展的有志之士。 业务工程师2名 工作地点:上海、北京、深圳(各1名) 薪资待遇:待遇丰厚,奖金和业绩挂钩。 要求如下: 1、 年龄25~35岁, 性别:不限。 2、 大专以上学历,微电子、计算机、国际贸易等专业。 3、 体貌端正、思维敏捷,具备良好的社交口才,身高1.6m以上。 4、 有在半导体行业、高校研究所行业从事业务工作2年以上经验,熟悉中国半导体行业或者芯片相关的研究所客户。 5、 有上进心、耐压力强、可以与企业共发展的有志之士。 实验室实验项目: 半导体失效分析及可靠度测试领域 * Probe station(手动分析探針檯) * Auto curve tracer(I/V曲线量测仪) * IC开封(激光或者酸) * EMMI SYSTEM(光发射显微镜分析) * EDX检测分析RoHS中有害元素 * Burn-In、THB、HAST TCT、PCT etc.(可靠度試驗設備及相关老化板) * RIE器件表面图形刻蚀 * FIB金属线的切割和连接   微型切片和TEM样片制成* 静电测试元器件防静电等级 * POLO去层(铜制程,金属层,绝缘层,保护层)

  • 回复了主题帖: dp83848什么情况能损坏芯片 reset脚一直低电平芯片不能启动

    :lol

  • 2019-01-14
  • 发表了主题帖: 2019年手动探针台常见问题解答

    手动探针台常见问题解答 2019年悄然到来,新年新气象,开年伊始就收到很多朋友对手动探针台使用问题的咨询,在此收集整理供手动探针台相关信息供大家参考。因经验有限,有说的不合适的地方,望大家指正。 一:手动探针台用途: 探针台主要应用于半导体行业、光电行业、集成电路以及封装的测试。 广泛应用于复杂、高速器件的精密电气测量的研发,旨在确保质量及可靠性,并缩减研发时间和器件制造工艺的成本。 手动探针台的主要用途是为半导体芯片的电参数测试提供一个测试平台,探针台可吸附多种规格芯片,并提供多个可调测试针以及探针座,配合测量仪器可完成集成电路的电压、电流、电阻以及电容电压特性曲线等参数检测。适用于对芯片进行科研分析,抽查测试等用途。 手动探针台应用领域:         Failure analysis  集成电路失效分析                             Wafer level  reliability晶元可靠性认证         Device characterization 元器件特性量测                        Process modeling塑性过程测试(材料特性分析)         IC Process  monitoring  制成监控                              Package part probing  IC封装阶段打线品质测试         Flat panel probing 液晶面板的特性测试                          PC board probing  PC主板的电性测试         ESD&TDR testing    ESD和TDR测试                                Microwave  probing  微波量测(高频)         Solar太阳能领域检测分析                                       LED、OLED、LCD领域检测分析 二:手动探针台的使用方式:         1.将样品载入真空卡盘,开启真空阀门控制开关,使样品安全且牢固地吸附在卡盘上。         2.使用卡盘X轴/Y轴控制旋钮移动卡盘平台,在显微镜低倍物镜聚焦下看清楚样品。         3.使用卡盘X轴/Y轴控制旋钮移动卡盘平台将样品待测试点移动至显微镜下。         4.显微镜切换为高倍率物镜,在大倍率下找到待测点,再微调显微镜聚焦和样品x-y,将影像调节清晰,带测点在显微镜视场中心。         5.待测点位置确认好后,再调节探针座的位置,将探针装上后可眼观先将探针移到接近待测点的位置旁边,再使用探针座X-Y-Z三个微调旋钮,慢慢的将探针移至被测点,此时动作要小心且缓慢,以防动作过大误伤芯片,当探针针尖悬空于被测点上空时,可先用Y轴旋钮将探针退后少许,再使用Z轴旋钮进行下针,最后则使用X轴旋钮左右滑动,观察是否有少许划痕,证明是否已经接触。         6.确保针尖和被测点接触良好后,则可以通过连接的测试设备开始测试。常见故障的排除 当您使用本仪器时,可能会碰到一些问题,下表列举了常见的故障及解决方法。 手动探针台技术参数。    三:手动探针台规格描述   (以实验室常见的仪准ADVANCED八寸,六寸探针台为例)   仪准科技致力于失效分析设备研发及测试服务:优势设备有手动探针台probe,激光开封机laser decap,IV自动曲线量测仪,微光显微镜EMMI,红外显微镜          探针台载物台平整度:5μm 探针台右侧标配显微镜升降机构,可抬高显微镜,便于更换镜头和换待测物 探针台左侧标配升降器,可快速升降台面8mm,并具备锁定功能 探针台右下方标配精调旋转轮,可微调控制台面升降范围25mm(客户有特殊需求,可以增大范围),精度1μm         6英寸或者8英寸载物盘可选,卡盘平整度:5μm,采用真空吸附方式,中心孔径250μm-1mm定制 卡盘可0-360度旋转,旋转角度可微调,微调精度为0.1度,标配角度锁定旋钮 大螺母可控制载物盘X-Y方向的移动,移动范围为150mm or 200mm,移动精度为1μm 载物台具备快速导入导出功能,便于上下料 载物台up/down功能(选项) 可搭配金相高倍显微镜和体式显微镜,显微镜X-Y-Z移动范围2.5英寸,移动精度1um 可搭配4~8颗探针座,进行DC或者高频测试 可选附件 射频测试探头及电缆                                     有源探头 低电流/电容测试                                        高压模块 激光修复                                              高清数字相机 探针卡/封装/PCB板夹具                                          Hot Chuck 防震桌                                                 屏蔽箱 兼容测试仪器 各种型号示波器                                        各种品牌型号的源表 安捷伦B1500、安捷伦4155、安捷伦4156                                       Keithley 4200 各品牌的网络分析仪                                 应用领域         Failure analysis  集成电路失效分析                             Wafer level  reliability晶元可靠性认证         Device characterization 元器件特性量测                        Process modeling塑性过程测试(材料特性分析)         IC Process  monitoring  制成监控                              Package part probing  IC封装阶段打线品质测试         Flat panel probing 液晶面板的特性测试                          PC board probing  PC主板的电性测试         ESD&TDR testing    ESD和TDR测试                                Microwave  probing  微波量测(高频)         Solar太阳能领域检测分析                                       LED、OLED、LCD领域检测分析 机台总述 重量:50kg(含显微镜) 尺寸:720mm宽*680mm长*80mm高(含显微镜) 动力需求:电源220V/15A;4~6KG压缩空气 四:手动探针台维护和保养         1. 避免碰撞:在安装,操作手动探针台时应避免碰撞,机体放置需平坦,不可倾斜或横倒,避免机器发生故障或异常异音。         2.仪器的运输:仪器运输时,请先拔掉电源线插头。 仪器运输应使用专门的包装箱,避免碰到探针台的任何运动部件。         3.仪器的存放 使用完后需要注意保持清洁,尽量把灰尘吹干尽,以免灰尘将机械精密部件,光学部件,电学接触面污染,导致仪器精度降低。 探针台机体清洁时,避免直接泼水清理,以无尘布轻轻擦拭并吹干即可。不可用硬物接触机器,以免发生故障或危险。 探针台光学部件清洁时,可用镜头纸蘸无水酒精从中间向外轻轻的擦拭。无水酒精时易燃物,注意使用安全。 停电或长期不用、外出旅行时,请将电源线插头拔掉以维护机器寿命。 操作人员必须严格按要**作,以保证数据的准确和仪器的正常使用。         4.工作环境 探针台应放在稳定可靠的台面上,可以是具有防震装置的工作台上,避免在高温,潮湿激烈震动,阳光直接照射和灰尘较多的环境下使用。 使用适宜温度范围为5℃~40℃,适宜湿度是40%到85%,空气中之湿度若低于30%以下,可靠湿度控制器予以控制,使维持50%至60%之范围。使用时门窗尽可能关闭,使室内达到除湿效果。 使用电源:220正负10%,50至60Hz 五:手动探针台采购注意事项 因手动探针台属于高定制产品,没有统一标准,各单位可以根据自己的实际实验需求,及经费情况,由专业工程师配合做出具体配资单,一般确认配置可以问的几个问题,这些问题清楚了,具体配置也就清楚了。         1、最大需要测几英寸的晶圆或者元器件? 2、探针台机械精度要求多高? 3、测试点(pad)尺寸规格为多少? 4、最多同时需要几根探针? 5、搭配测试仪器是什么? 6、测试环境时是否会需要加热或者降温? 7、是否需要防震桌? 8、是否需要屏蔽箱? 以上是对大家关心手动探针台问题的整理,仅供参考,若有不妥之处,欢迎指正。

最近访客

< 1/1 >

统计信息

已有7人来访过

  • 芯币:61
  • 好友:--
  • 主题:14
  • 回复:2
  • 课时:--
  • 资源:--

留言

你需要登录后才可以留言 登录 | 澳门永利网上娱乐场登入


现在还没有留言

索罗门娱乐DT电子 pt三倍利润 杏彩棋牌娱乐 37彩票游戏直营网 1gvb.com
平安彩票杀号 mg电子游戏送彩金68登入 新世界开户 曾道人内幕玄机2017 欢迎登陆沙龙国际娱乐
澳门威尼斯人网上开户登入 东北彩票网 威尼斯人登入网址 hb末平分野50手 电子游戏微信支付充值手机APP下载登入
澳门金沙娱乐场网址 蒙特卡罗娱乐场 澳门银河线路检测中心 www.155tk.com 上ag网址